SIEMENS吉林省辽源市（授权）西门子代理商——西门子东北总代理

表9、检查信号下降沿指令参数

图23、检测信号下降沿示例

图24、检测信号下降沿示例

图25、检测信号下降沿示例 Trace 轨迹

在上述示例中，当操作数“TagIn2”由“1”变为“0”时，操作数“TagIn1”、“TagIn2”、“TagIn3”的逻辑运算结果 (RLO) 即 CLK 输入 从“1”变为“0”，该指令输出 Q 中生成一个信号下降沿，输出的值在一个循环周期内为“1”，从图18-3中可以看到此时操作数“TagOut”被置位一个循环周期，通过“TagOut”将“TagIn4”置位为“1”。

【一】—|P|—、—|N|—、 —(P)— 、—(N)—、P_TRIG、N_TRIG 均出现边沿存储位，该存储位：

（1）如果使用全局变量（ DB 或者 M ），则该全局变量在程序中只能使用一次，即使一个变量判断多次检测边沿也是一样，每次检测边沿使用不同全局变量。

（2）如果使用局部变量，则只能使用 FC 的 InOut，FB 的 InOut、Static ，不能使用 Temp。并且每个边沿位使用不同的局部变量。

【二】R_TRIG、F_TRIG指令：因为边沿存储位位于背景数据块中，所以背景数据块、多重背景等不能重复使用，也就是每次使用都是一个新的背景数据块或者多重背景。

【问】为什么进行边沿检测，得不到正确的输出？

【答】边沿检测不能正常输出，原因有以下几种可能：

【一】输入必须出现跳变，上升沿是从"0"变为"1"，下降沿是从"1"变为"0"，对于—|P|—、—|N|—，检测的是触点上面操作数的输入变化，对于 —(P)— 、—(N)—，检测的是线圈前的逻辑计算结果、对于 P_TRIG、N_TRIG、R_TRIG、F_TRIG 检测是的 CLK 输入。

【二】—|P|—、—|N|—、 —(P)— 、—(N)—、P_TRIG、N_TRIG 均出现边沿存储位，该存储位：

【三】R_TRIG、F_TRIG指令：背景数据块、多重背景不能重复使用，也就是每次使用都是一个新的背景数据块或者多重背景。

【四】边沿输出只有一个扫描周期置位，监视程序是看不到的，需要连接一个置位指令或者加法指令进行捕捉。