单片集成

将所涉及的两种不同材料结合起来的理想方法是直接在硅上生长 III-V 族半导体，这种方法称为单片集成。这将消除任何粘合或对齐的需要，并且将减少浪费的 III-V 材料的数量。但要使这种策略切实可行，必须克服许多技术障碍。

该研究的主要目的是创造具有低缺陷密度的结晶 III-V 材料。根本问题在于，硅中原子的晶格间距与感兴趣的 III-V 族半导体中原子的晶格间距之间存在相当大的不匹配——超过 4%。

由于这种晶格失配，在硅上生长的每个 III-V 层都会产生应变。仅添加几纳米的 III-V 薄膜后，晶体中就会出现缺陷，从而释放累积的应变。这些“失配”缺陷沿着穿透整个 III-V 层的线形成。这些缺陷包括开路晶体键线和局部晶体畸变，这两者都会严重降低光电器件的性能。

为防止这些缺陷破坏激光器，必须将它们限制在远离设备的地方。这样做通常涉及铺设一层几微米厚的 III-V 材料，在下面的失配缺陷和上面的无应变区域之间形成一个巨大的缓冲区，激光设备可以在那里制造。加利福尼亚大学圣塔芭芭拉分校的研究人员报告了使用这种方法取得的出色进展，展示了具有可靠寿命的高效砷化镓基量子点激光器。

然而，这些实验只是在小规模上进行的。将该技术扩展到工业中使用的 200 或 300 毫米晶圆将很困难。添加厚缓冲层可能会导致各种机械问题，例如 III-V 薄膜内部出现裂纹或晶圆弯曲。此外，由于有源器件位于如此厚的缓冲层之上，因此很难将光耦合到硅基板中的下方波导。

为了规避这些挑战，引入了一种称为纳米脊工程或 NRE 的单片集成新方法。该技术旨在迫使缺陷在如此有限的空间中形成，以便可以在与底层硅的界面上方略高于 100 nm 处构建工作设备。

NRE使用一种称为纵横比陷印的现象将缺陷限制在小区域。它首先在二氧化硅绝缘体层内形成又窄又深的沟槽。在沟槽底部，也就是绝缘体与硅接触的地方，一条凹槽切入硅中，使空隙的横截面呈箭头形。然后在沟槽内生长一层薄薄的 III-V 族晶体，应变引起的失配缺陷被有效地捕获在沟槽侧壁，防止这些缺陷线穿透得更远。填充沟槽后，继续生长以在沟槽上方形成更大的 III-V 族材料纳米脊。该纳米级脊中的材料完全没有缺陷，因此可用于激光设备。

大多数关于单片集成的研究都是在改进单个设备和确定其故障原因的层面上进行的。但 Imec 已经在展示与该技术的完整晶圆级集成方面取得了实质性进展，在 300 毫米硅试产线上生产了高质量的基于 GaAs 的光电二极管。下一个里程碑将是基于与光电二极管类似设计的电泵浦激光器的演示。Nanoridge 工程仍在实验室中进行开发，但如果成功，无疑将对这个行业产生巨大影响。

Nanoridge engineering 在硅中特殊形状的沟槽中生长适用于激光的半导体。沟槽的形状将缺陷 [插图] 置于激光器构造区域的下方。

硅激光器的前景

在接下来的几年里，这里讨论的每一种方法都肯定会取得进一步进展。预计它们Zui终将共存以满足不同的应用程序需求和用例。

相对适中的安装成本和倒装芯片激光器组件的准备就绪将使近期产品成为可能，并且对于每个光子IC只需要一个或几个激光器的应用特别有吸引力，例如数据中心使用的光收发器。此外，这种方法固有的灵活性使其对需要非标准激光波长或不常见的光子技术的应用具有吸引力。

对于每个光子IC需要多个激光器或放大器的大批量应用，转移印刷和芯片到晶圆键合提供更高的制造吞吐量、更小的耦合损耗，并有可能进一步降低成本。因为这里的设置成本要高得多，所以适合这些技术的应用程序必须有很大的市场。

Zui后，硅上的直接III-V族外延，例如NRE技术，代表了激光集成的Zui高水平。但必须在材料质量和晶圆级集成方面取得进一步进展，才能释放其潜力。